Вы не вошли.
Ни разу в практике еще не было, чтобы одна и та же схема сначала моделировалась, а затем без перерисовки запускалась в разводку. Причин несколько. Обычно моделируется только часть схемы, нет смысла моделировать всю из-за тормозов. Если это не простейшее устройство. При моделировании требуется много лишнего (источники сигнала, нагрузки, источники питания). Их придется удалять, а если захочется опять помоделировать - рисовать снова.
В общем так и есть. Добавление/удаление различных источников и других элементов, необходимых при моделировании неизбежно. Да и моделирование сложной схемы "по кусочкам" тоже - netlist-то для всего проекта единый. Хотя в моей практике "чистка" отмоделированной схемы от SPICE-овой экзотики обычно трудностей не представляет. Зато экономлю немало времени и получаю безошибочный netlist для работы Layout-а ..
Компоненты с SPICE-моделями обычно такие страшные с виду, что на конечную схему их наносить не хочется. В результате я моделирую в OrCAD 9.2, а проектирую конечную схему и плату в PCAD 2002.
Под "страшными" подразумеваются элементы типа источников или что либо другое? Я к чему: ведь для графического изображения элемента можно указать произвольный implementation path.
Учите матчасть!
Вне форума
[ Сгенерировано за 0.060 сек, 8 запросов выполнено - Использовано памяти: 570.05 Кбайт (Пик: 620.41 Кбайт) ]